研究計畫
| 編號 | 中文名稱 | 英文名稱 | 補助或委託單位 | 起訖日期 | 計畫編號 |
|---|---|---|---|---|---|
| 1 | 降低製程誘發 MOSFET 井端充電損傷之設計準則完整方法論之研究與建立 | Study and Development of a Comprehensive Methodology for IC Design Guidelines to Mitigate Process-Induced MOSFET Well Charging Damage | 國科會 | 115/04/01 ～ 116/03/31 | NSTC 115-2222-E-110-005- |
瀏覽數:
